全球首款2nm GPU 炸场！OpenAI、Meta、微软集体站台，AMD 要拆掉英伟达护城河？

AMD 把全球首个 2nm GPU 推上牌桌美国时间 7 月 23 日，AMD 在旧金山举办 Advancing AI 2026 大会。苏姿丰正式公布新一代 Instinct MI455X 加速器及其组成的 Helios 机架级系统，并宣布 Helios 已经进入全面生产阶段，预计从 2026 年第三季度末开始出货。OpenAI、Meta、微软和甲骨文相继进入客户名单，其中，OpenAI 表示计划从 2026 年底开始大规模部署，2027 年进一步扩大规模。MI455X 最吸引眼球的标签，是“2nm GPU”。但这里首先需要区分两个容易被混淆的产品。AMD 此次发布的 Helios 系统，同时搭载采用 Zen 6 架构的第六代 EPYC“Venice” CPU，以及 MI455X 数据中心 GPU。第六代 EPYC“Venice” CPU 搭载 256 核、2030 亿晶体管和超过 5GHz 频率，AMD 已经开始提升 Venice 的产量，并将其称为首款采用台积电 2nm 工艺进入生产爬坡阶段的高性能计算产品。MI455X 同样引入了 2nm 先进制程，但“2nm GPU”并不意味着整个封装中的所有芯片都使用 2nm 工艺。按照目前公开的技术资料，MI455X 是一颗高度复杂的 Chiplet 产品，总晶体管数量约为 3200 亿。它由 4 颗负责计算的 XCD 芯粒、2 颗承担缓存与互连功能的 FCD 芯粒，以及 I/O 芯粒和 12 组 HBM4 内存组成。其中，XCD 计算芯粒采用台积电 N2 工艺，FCD 和 I/O 部分则采用 N3P 工艺。换句话说，MI455X 更准确的说法是“首批采用 2nm 计算芯粒的数据中心 GPU”。这种设计并非单纯追求“全球首发”的宣传效果。台积电 N2 首次引入全环绕栅极纳米片晶体管。按照台积电公布的数据，在相同功耗下，N2 相较 N3 最高可带来约 15%的性能提升；在相同性能下，功耗最多可以降低约 30%，芯片密度则提升超过 15%。对于功耗动辄达到千瓦级、以数十颗 GPU 组成一个机架的 AI 系统而言，能效提升最终会直接反映为机架密度、散热成本以及每 Token 推理成本。不过，先进制程并不会自动转化为 AI 性能。决定一颗 GPU 实际表现的，还有计算单元设计、内存带宽、封装良率、通信效率以及软件能否充分利用硬件。MI455X 的真正技术赌注，恰恰发生在这些地方。3200 亿晶体管背后，AMD 首先瞄准“内存墙”MI455X 采用新一代 CDNA 5 架构，包含 256 组 WGP 计算单元。一个值得注意的变化是，AMD 将 wavefront 宽度由此前的 64 线程调整为 32 线程。更小的 wavefront 意味着 GPU 能够以更细的粒度调度任务，降低部分工作负载中的线程分歧和寄存器压力，也更容易匹配当前 AI 模型大量使用的矩阵计算。但与此同时，这也意味着 AMD 需要重新调优大量底层算子、编译器策略和手写内核。对于依赖旧版 ROCm 优化路径的开发者来说，架构变化同样可能产生新的迁移成本。在低精度计算方面，MI455X 公开的理论性能达到约 40.26 PFLOPS 的 OCP MXFP4 算力，MXFP6 和 MXFP8 约为 20.13 PFLOPS，FP16 和 BF16 约为 5.03 PFLOPS。这些数字明显面向大模型推理、强化学习和低精度训练，而不是传统的通用浮点计算。但相比理论算力，MI455X 更具现实意义的提升可能来自内存。每颗 MI455X 配备 432GB HBM4，一个 Helios 机架拥有 72 颗 GPU，总显存容量达到约 31TB。更大的显存可以容纳更大的模型权重、更多并发请求和更长的 KV Cache，也可以减少模型在多颗 GPU 之间的切分次数。对于长上下文推理、Agent 并发和混合专家模型而言，这些能力往往比单纯增加峰值 FLOPS 更重要。Helios 不是一块 GPU，而是一座机架级“AI 工厂”如果只从 MI455X 单卡出发，很难理解 AMD 真正想要挑战什么。Helios 采用 72 颗 MI455X GPU 和 18 颗 EPYC Venice CPU，整个机架可提供约 2.9 ExaFLOPS 的 FP4 算力和 1.4 ExaFLOPS 的 FP8 算力。机架内部的 scale-up 互连带宽达到 260TB/s，对外 scale-out 网络带宽则达到 43TB/s。这已经不是传统服务器，而是一套以机架为最小交付单位的计算系统。长期以来，AMD 在单颗 GPU 的计算能力和显存容量上并不缺乏竞争力，真正的短板是如何把数十颗乃至数万颗 GPU 连接起来，并保证它们在大规模训练和推理任务中持续保持高利用率。大模型训练中的一次集合通信延迟、一个网络拥塞点或者一块故障 GPU，都可能让整个集群停顿。GPU 数量越多，系统工程的重要性越高。那这里就不得不提一下英伟达了。英伟达的优势也从来不只是一颗 GPU ，而是 NVLink、NVSwitch、InfiniBand、Spectrum-X、CUDA 以及整套调度和运维工具形成的闭环。Helios 正是 AMD 对此给出的系统级答案。与英伟达强调垂直整合不同，AMD 在 Helios 上选择了一条更开放的路线。系统采用 OCP 开放机架规范，机架内部使用 UALink 和 UALoE，向外扩展则采用 Ultra Ethernet Consortium 相关技术，并结合 AMD Pensando 网络芯片。AMD 希望通过开放标准吸引云厂商、服务器制造商和网络设备企业共同参与，而不是完全依赖一套由单一供应商控制的互连体系。这条路线的优势是客户拥有更多供应商选择，也更容易根据自己的数据中心架构进行定制；风险则是，开放生态往往意味着更多兼容性测试、更复杂的责任边界，以及更高的系统集成难度。而且，Helios 本身是一套参考设计，并不是 AMD 直接销售的标准整机。最终系统仍要由 OEM、ODM 和云厂商完成设计、制造和部署。这意味着 AMD 不仅要保证芯片可用，还要协调内存、网络、电源、液冷、机架和系统软件等多个环节。从卖 GPU 到交付机架，AMD 面对的是完全不同的执行难度。OpenAI、Meta、微软、甲骨文全来站台AMD 此次发布最具分量的筹码，是星光熠熠的客户名单。OpenAI 在 2025 年 10 月便与 AMD 签署了一项规模最高达 6GW 的多代产品协议，首批 1GW 算力计划在 2026 年下半年基于 MI450 系列部署。作为协议的一部分，AMD 还向 OpenAI 提供了最高可获得 1.6 亿股 AMD 股票的认股权证，具体兑现与部署进度、技术和商业里程碑以及 AMD 股价表现挂钩。Meta 随后也与 AMD 签署了最高 6GW 的多年合作协议，首批 1GW 产品预计从 2026 年下半年开始交付。Meta 使用的并非完全标准化产品，而是双方联合定制的 MI450 系列 GPU。AMD 同样向 Meta 提供了最高 1.6 亿股的认股权证。甲骨文的承诺更加具体。Oracle Cloud Infrastructure 计划从 2026 年第三季度开始部署 5 万颗 MI450 系列 GPU，并在 2027 年以后继续扩大规模。甲骨文将成为 Helios 架构的重要云端承载者之一。AMD 还在发布会前后进一步扩大了客户阵容。Anthropic 宣布与 AMD 达成最高 2GW 的战略合作，第一阶段 1GW 算力预计在 2027 年上半年上线；AMD 则计划向 Anthropic 投资最高 50 亿美元。双方还将使用 Claude 协助优化 AMD 工作负载和 ROCm 软件。这批协议证明，头部 AI 公司正在积极寻找英伟达之外的第二供应源。但它们也揭示了一个现实：AMD 目前获得的许多大单，并非简单的市场采购，而是包含定制开发、资本投资、认股权证和长期联合优化的深度绑定。CUDA “无关紧要”了？在 MI455X 的硬件参数之外，有个值得注意的点是，AMD 公司副总裁兼数据中心 GPU 业务集团总经理 Andrew Dieckman 对 CUDA 的评价制造了更直接的冲突。按照他的说法，过去与客户交流时，CUDA 曾经是一个高频话题，但如今与大型客户的讨论中已经很少再被提及。因为企业正在 PyTorch、vLLM、Triton 等更高层抽象上编程，底层究竟是 CUDA 还是 ROCm，对应用开发者的可见度正在下降。他将 CUDA 称为一个“non-event”，也就是不再构成决定性事件。这个判断并非完全没有依据。过去，开发者可能直接编写大量 CUDA 代码，如今，大部分模型训练和推理任务都通过框架、算子库和推理引擎完成。AMD 也承诺，MI455X 和 Helios 将在发布时支持 PyTorch、TensorFlow、JAX、ONNX Runtime、vLLM 和 Triton。ROCm 已经提供面向 vLLM 的官方镜像和优化环境。生成式 AI 还在反过来降低软件迁移成本。模型可以帮助开发者重写内核、查找不兼容算子、调整编译选项，甚至根据硬件特征生成针对性的优化代码。从这个角度看，CUDA 作为一种显式编程接口的重要性确实可能下降。但笔者认为，把 CUDA 直接归结为“无关紧要”，仍然过于乐观。CUDA 并不只是一门编程语言或者一套 API。它还包括数学库、通信库、编译器、运行时、调试器、性能分析工具和长期积累的硬件优化。英伟达官方 CUDA 工具链中包含大量加速库、